všetky možnosti
sid  ] [  experimental  ]
[ Zdroj: yosys  ]

Balík: yosys-abc (0.33-6~exp3)

Odkazy pre yosys-abc

Screenshot

Zdroje Debian:

Stiahnuť zdrojový balík yosys:

Správcovia:

Externé zdroje:

Podobné balíky:

Experimentálny balík

Upozornenie: Tento balík pochádza z distribúcie experimental. To znamená, že je pravdepodobne nestabilný alebo môže dokonca spôsobiť stratu údajov. Predtým, než ho začnete používať sa prosím pozrite do záznamu zmien a ďalšej možnej dokumentácie.

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Ostatné balíky súvisiace s balíkom yosys-abc

  • závisí
  • odporúča
  • navrhuje
  • vylepšuje

Stiahnuť yosys-abc

Stiahnuť pre všetky dostupné architektúry
Architektúra Veľkosť balíka Nainštalovaná veľkosť Súbory
amd64 5,350.4 kB14,895.0 kB [zoznam súborov]