всички настройки
[  sid  ] [  experimental  ]
[ Източник: yosys  ]

Пакет: yosys-abc (0.33-6~exp3)

Връзки за yosys-abc

Screenshot

Ресурси за Debian:

Изтегляне на пакет-източник yosys.

Отговорници:

Външни препратки:

Подобни пакети:

Експериментален пакет

Предупреждение: Този пакет е от дистрибуцията experimental. Това означава, че е възможно да е нестабилен или да има грешки, а може дори и да предизвика загуба на данни. Прочетете информация за промените и останалата документация преди да го използвате.

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Други пакети, свързани с yosys-abc

  • зависимости
  • препоръчани
  • предложени
  • enhances

Изтегляне на yosys-abc

Изтегляне за всички налични архитектури
Архитектура Големина на пакета Големина след инсталиране Файлове
riscv64 5 403,6 кБ13 023,0 кБ [списък на файловете]