전자공학에서 감산기(減算器)는 가산기(加算器)처럼 동일한 접근을 이용하여 설계할 수 있다.
이진 빼기 과정은 아래와 같이 요약된다. 일반적으로 다시 말하면 3개의 비트는 다음과 같은 각 비트를 포함한다: 피감수 ( X i {\displaystyle X_{i}} ), 감수 ( Y i {\displaystyle Y_{i}} ), 이전 비트로부터 (낮은) 위치로 빌림수 ( B i {\displaystyle B_{i}} ). 출력은 차이수 ( D i {\displaystyle D_{i}} )과 빌림수 B i 1 {\displaystyle B_{i 1}} 이다.